在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5170|回复: 7

Astro做完palcement后标准cell丢失问题

[复制链接]
发表于 2009-9-18 18:06:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Astro做完palcement这一步后导出网表与前端工程师给的网表进行比较时,发现其cell instances不匹配,这是什么原因造成呢?在floorplan这一步完成时导出的网表是匹配的,从palcementPre-Place optimization这一步开始就不匹配。如: 前端给的网表有1000inv,而导出的网表只有900inv
请各位帮忙,公司就我一个Layout的,而且还是新手上路,孤立无援的感觉真难受,望各位能帮帮小妹,在此谢过大家了。
发表于 2009-9-20 10:09:54 | 显示全部楼层
astro流程里,需要多次做power和ground的global connecting,还有standard cells的摆放。
发表于 2009-9-21 08:29:37 | 显示全部楼层
inv和BUF在place有可能 被优化掉了
发表于 2009-9-21 08:59:03 | 显示全部楼层
优化时网表是会改变的。
 楼主| 发表于 2009-9-21 20:55:40 | 显示全部楼层
明白了,谢谢大家!
还有我想问下calibre LVS网表问题:
我目前有如下文件:
标准cell的cdl:smic35.cdl
ip的cdl:pad.sp
ad的cdl:ad.cdl
ram的cdl:ram.cdl
Astro导出的网表:aaa.v

我用v2lvs产生网表如下:
v2lvs -v aaa.v -o aaa.spi -s smic35.cdl -s pad.sp -s ad.cdl -s ram.cdl -s0 VSS -s1 VDD
不知道对不对,望各位能指点一二,非常感谢!
发表于 2010-10-8 23:15:58 | 显示全部楼层
怎么那么不小心?
发表于 2011-3-29 10:16:30 | 显示全部楼层
学习了。。。。。。。。。。。。。。。。。。
发表于 2011-3-29 10:33:19 | 显示全部楼层
thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:41 , Processed in 0.019042 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表