设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 用CPLD+FLASH配置FPGA实例
123下一页
返回列表 发新帖
楼主: robinfit01

用CPLD+FLASH配置FPGA实例

[复制链接]
发表于 2010-1-25 22:55:28 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

kaishi1
发表于 2010-3-19 12:35:58 | 显示全部楼层
好东西，正需要这个
回复 支持 反对

使用道具 举报

tianqiy
发表于 2010-3-19 21:20:32 | 显示全部楼层
thanks a lot!!!!!!
回复 支持 反对

使用道具 举报

nzh4615
发表于 2010-4-28 19:15:19 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

nzh4615
发表于 2010-4-29 18:56:18 | 显示全部楼层
好东东谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ls112853
发表于 2010-5-2 16:51:13 | 显示全部楼层
好东西！谢谢咯！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-9-24 16:50:05 | 显示全部楼层
xian学习下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-9-29 16:05:55 | 显示全部楼层
好东东,要看看，谢谢分享。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-9-29 16:06:59 | 显示全部楼层
好东东，要看看，谢谢分享 。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-11-7 10:46:10 | 显示全部楼层
是verilog语言么？？
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 07:27 , Processed in 0.018425 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表