设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 大量verilog例子
12
返回列表 发新帖
楼主: ydnsuihuan

大量verilog例子

[复制链接]
东方一孤
发表于 2009-9-26 10:35:41 | 显示全部楼层
再顶起啊
回复 支持 反对

举报

东方一孤
发表于 2009-9-26 10:37:51 | 显示全部楼层
没钱了啊
回复 支持 反对

举报

crazyradio
发表于 2009-9-26 23:28:15 | 显示全部楼层
为了能下载东西，含泪顶~~~~~~~~~~~~~
回复 支持 反对

举报

h1_x2_r3
发表于 2013-10-31 19:56:19 | 显示全部楼层
一定要定！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

h1_x2_r3
发表于 2013-10-31 19:57:09 | 显示全部楼层
咋个跟前面的一样，不要浪费我信元啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ynp6252222
发表于 2015-7-8 23:06:45 | 显示全部楼层
回复 1# ydnsuihuan


    yyyyyyy
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-30 05:54 , Processed in 0.088919 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表