calibre中LVS-Hier中 HCELL穿透层次的问题

hxy687 · 发表于 2009-9-1 00:13:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

calibre中LVS-Hier中 HCELL问题：
我的版图因不明的原因出现了不希望的层次信息，也就是说，本来TOP_LEVEL下应该只有标准单元组成，但是现在出现了几个名为ICV_1,icv_2的层次。尽管如此，FLAT LVS可以通过（design match）。

我想对这样的版图进行GATE-LEVEL的LVS以便进行PEX（LPE）导出SPEF给PRIMETIME做后仿。于是我进行HCELL的编辑，但是问题出现了，top-level下的所有标准门都可以被HCELL LIST准确定义，ICV_1,ICV_2等拥有一级层次的标准门不被HCELL LIST所作用，导致source网表中的GATE数目与LAYOUT网表中的GATE数目不同（同时LAYOUT网表还有很多MOSFET没有被认为是GATE CELL），于是LVS-hier失败。

各位同仁，有什么办法可以使得Calibre hcell list对所有层次下的同样的标准门都可以认到吗？是有什么选项或者是开关吗？
补充一下，是不是 calibre -lvs -hier -hcell hcells -full 可以完成这样的操作？（我使用的是LVS_XRC一起的rules）。
谢谢大家。

hxy687 · 发表于 2009-9-1 11:26:31

calibre中LVS-Hier中 HCELL问题：我的版图因不明的原因出现了不希望的层次信息，也就是说，本来TOP_LEVEL下应该只有标准单元组成，但是现在出现了几个名为ICV_1,icv_2的层次。尽管如此，FLAT LVS可以通过（design match）。我想对这样的版图进行GATE-LEVEL的LVS以便进行PEX（LPE）导出SPEF给PRIMETIME做后仿。于是我进行HCELL的编辑，但是问题出现了，top-level下的所有标准门都可以被HCELL LIST准确定义，ICV_1,ICV_2等拥有一级层次的标准门不被HCELL LIST所作用，导致source网表中的GATE数目与LAYOUT网表中的GATE数目不同（同时LAYOUT网表还有很多MOSFET没有被认为是GATE CELL），于是LVS-hier失败。这些ICV的层次是LAYOUT经过Calibre转换之后形成的layout netlist,不是source netlist.
各位同仁，有什么办法可以使得Calibre hcell list对所有层次下的同样的标准门都可以认到吗？是有什么选项或者是开关吗？补充一下，是不是 calibre -lvs -hier -hcell hcells -full 可以完成这样的操作？（我使用的是LVS_XRC一起的rules）。谢谢大家。

sunshinell · 发表于 2009-9-1 15:43:50

以前做calibre时，写Hcell只是把IP及用到的std cell 加进去了，这些ICV的cell好像不用加进去的。

hxy687 · 发表于 2009-9-4 18:29:49

原帖由 sunshinell 于 2009-9-1 15:43 发表

 登录/注册后可看大图
以前做calibre时，写Hcell只是把IP及用到的std cell 加进去了，这些ICV的cell好像不用加进去的。

ICV是出现在Layout中的，是不希望看到的。能不能给解释一下ICV是什么东西啊？

abcdefggggg · 发表于 2010-7-4 16:59:47

同遇到这个问题，有没有高手出来解答一下，
谢谢

cherry_li · 发表于 2011-10-9 17:31:10

同求，怎样才能不生成 ICV 这样的cell啊

damonzhao · 发表于 2011-10-9 17:47:25

可以试一下，制作一个hcell的list，将所有要对应的单元进行对应
ICV***是calibre对layout单元提取成spi网表的一种命名规则吧

icfbicfb · 发表于 2011-10-9 18:02:33

calibre flat lvs是有bug的， calibre自己也承认的

最好做hier lvs， hcell 一般是cell，macro这种，也可以到layout里面

icv是calibre extract出来的layout部分，一般不好对应于circuit中的啥，也就是一般看不出来，

calibre -hier lvs一个是比较正确，还有也比较快， flat 我都很多年没run了，
如果你hier lvs过不了，最好别run flat lvs，

-hier 有两种，一种是-automatch ，一种是-hcell， automatch是calibre自己猜哪些是对应的hcell，
有时候是对的，有时候是错的
-hcell自己给最好，一般是std cell, macro , pad 也就是pr的cell master type ,

layout里面的ICV 只是calibre的认知，不一定要对应于source里面的某个部分，

现在到底lvs啥问题

icfbicfb · 发表于 2011-10-9 18:02:37

calibre flat lvs是有bug的， calibre自己也承认的

最好做hier lvs， hcell 一般是cell，macro这种，也可以到layout里面

icv是calibre extract出来的layout部分，一般不好对应于circuit中的啥，也就是一般看不出来，

calibre -hier lvs一个是比较正确，还有也比较快， flat 我都很多年没run了，
如果你hier lvs过不了，最好别run flat lvs，

-hier 有两种，一种是-automatch ，一种是-hcell， automatch是calibre自己猜哪些是对应的hcell，
有时候是对的，有时候是错的
-hcell自己给最好，一般是std cell, macro , pad 也就是pr的cell master type ,

layout里面的ICV 只是calibre的认知，不一定要对应于source里面的某个部分，

现在到底lvs啥问题

cherry_li · 发表于 2011-10-9 19:08:13

谢谢斑竹！
还想问有没有哪里可以设置选项，让calibre抽取sp时就按layout的层次名抽取，别用ICV。
谢谢了！

账号		自动登录	找回密码
密码			注册

calibre中LVS-Hier中 HCELL穿透层次的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1