在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2412|回复: 4

Verilog HDL Synthesis -- A practical Primer / by J. Bhasker

[复制链接]
发表于 2009-8-26 10:52:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi  guys,

enjoy it..
发表于 2009-8-26 16:33:33 | 显示全部楼层
好东西,谢谢分享
发表于 2011-8-22 13:00:29 | 显示全部楼层
怎么下载啊?
发表于 2011-8-22 15:35:24 | 显示全部楼层
have a look ,thx
发表于 2011-12-23 11:29:26 | 显示全部楼层
thank you dear freind
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:33 , Processed in 0.018603 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表