设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 一个cpu软核verilog代码
12
返回列表 发新帖
楼主: tcyhx

一个cpu软核verilog代码

[复制链接]
发表于 2010-6-11 11:29:19 | 显示全部楼层
thanks thanks
回复 支持 反对

使用道具 举报

发表于 2010-6-20 18:12:00 | 显示全部楼层
Very good
回复 支持 反对

使用道具 举报

发表于 2010-6-22 11:37:39 | 显示全部楼层
多谢分享~！
回复 支持 反对

使用道具 举报

xlteam21
发表于 2010-12-15 16:54:24 | 显示全部楼层
pretty good
回复 支持 反对

使用道具 举报

发表于 2011-3-30 16:55:33 | 显示全部楼层
xiexie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

mlqe
发表于 2011-6-23 12:38:46 | 显示全部楼层
应该很需要的东西 谢谢啦
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

雨幕
发表于 2012-10-25 23:39:25 | 显示全部楼层
thanks。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-11-26 11:12:25 | 显示全部楼层
谢谢分享，正在找这种代码
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

skyze
发表于 2024-12-8 03:37:41 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 01:14 , Processed in 0.018179 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表