verilog与c

yuanpin318 · 发表于 2009-9-1 19:27:04

c is for sw, verilog is for hw, systemC is system level.

flylocust · 发表于 2009-9-3 22:12:50

看来LZ不明白！！

orphan · 发表于 2009-9-4 15:36:55

最大的却别

c是写应用程序的，基于CPU指令集
verilog为了硬件而生！@

mercury123456 · 发表于 2009-10-17 18:59:40

受益匪浅。。。。。

jianjchen · 发表于 2009-10-20 17:38:34

呵呵。路过

linglingfa · 发表于 2009-10-20 19:26:56

语法相似外，没有什么联系
sp
4# warmheard

hllyac · 发表于 2009-10-22 01:32:12

5楼说的很好了解了

ichstar · 发表于 2009-10-22 09:09:25

语法有些类似，其它没关系了

chit_wps · 发表于 2009-10-22 10:40:28

完全不同用途的语言不要被某些类似的语法结构迷惑了

person51 · 发表于 2009-10-22 17:22:17

以下是小弟的淺見，請各位先進指教:

寫硬體描述語言(Verilog or VHDL)時，要考慮到物理條件的限制(電壓電流時間延遲 ...)，也就是所寫出來的產品是直接放在真實世界的。

而軟體語言，一般而言，是放在較抽象的虛擬世界，較不受到真實世界不完美條件的影響。

站长推荐 /1