请教bottom up 综合（gate clock）

heavenbird · 发表于 2009-8-12 16:41:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在工作中需要bottom up的综合，和gate clock
单独bottom up没问题，
整体加入gate clock综合也没问题，
但是如果先对底层模块进行gate clock综合的话，
然后在dount touch底层模块的前提下，对整体综合，
会导致PR时认不出bottom里面的clock，应该是gate后
的clock在顶层综合时不能连在一起了。
哪位大虾有这方面的经验或者建议，请不吝赐教。
谢谢

heavenbird · 发表于 2009-8-13 13:35:48

没人有研究吗？

harry1862pd · 发表于 2011-5-26 20:02:40

thank you very much

陈涛 · 发表于 2011-5-27 07:52:03

“gate后的clock在顶层综合时不能连在一起”
既然是这个原因，就想办法连上

farren · 发表于 2011-5-27 08:30:01

会导致PR时认不出bottom里面的clock，应该是gate后
的clock在顶层综合时不能连在一起了。

我理解这句话的意思是在顶层综合之后, 工具无法识别底层ff,或者说无法报出从时钟源到底层ff的时序.

虽然Nogating选项让工具可以穿过clock gate.
但像这样分几步处理clock gate时确实可能会发生类似状况.

一个可能的解决办法是:
在心的spec file中将第一步综合用到的clock gate设为through pin, 应该能解决.

请教bottom up 综合（gate clock）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

？

站长推荐 /2