在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 6241|回复: 1

如何实现多路数据采集

[复制链接]
发表于 2009-8-11 19:55:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有4路数字信号输入,每路信号均有对应的输入时钟。我想把这4路信号通过轮询的方式采集到FPGA的FIFO里,不知该如何控制呢,特别是采集时钟该如何选择,时序又是怎么样呢?我想了好久,没什么思路,请大家帮帮忙,谢谢:)
发表于 2009-8-13 13:49:57 | 显示全部楼层
首先,确认轮询的方式是不是满足了您的要求。既然采用轮询的方式,就说明你的信号可以在某些时候被忽略或者根本不需要关注。当然,这些假设是有条件的不关注。
方法1:你fpga内部有一个足够高的时钟,你可以使用这个时钟创建一个状态机,在你想关注某个信号的时间区域去采集某个信号。该信号在状态机产生的控制信号的条件下,使用自己的时钟采集自己的状态。而控制信号可以输出到外部控制外部器件的选通,fpga可以使用共同的引脚。
            或,控制完全是内部的逻辑,4路信号分别从不同的引脚进入fpga器件。

方法2:没有内部较高时钟的时候。只能是根据你逻辑来判断了,一般是组合逻辑产生选通控制信号,其余参照方法1.

仅供参考。关键还是要分析你的系统要求。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:35 , Processed in 0.017388 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表