EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 重发《精通Verilog HDL：IC设计核心技术实例详解》5M压 ...

1 ... 14 15 16 17 18 192021 22 / 22 页下一页

楼主: Patrick520

重发《精通Verilog HDL：IC设计核心技术实例详解》5M压缩，省钱！

[复制链接]

yunfei2012

发表于 2015-5-4 22:01:11 | 显示全部楼层

好东西啊

回复支持反对

lg870318

发表于 2015-5-6 09:46:36 | 显示全部楼层

謝謝分享了

EETOP创芯人才网简历投递入口

回复支持反对

hustmzw

发表于 2015-6-15 19:19:49 | 显示全部楼层

谢谢分享

回复支持反对

yariyari

发表于 2015-6-15 21:21:30 | 显示全部楼层

太贵了！

EETOP创芯人才网职位发布入口

回复支持反对

刘混世魔王

发表于 2016-5-19 18:26:04 | 显示全部楼层

谢谢好东西

EETOP创芯人才网简历投递入口

回复支持反对

15094030310

发表于 2017-4-12 16:02:06 | 显示全部楼层

看看怎么样

EETOP创芯人才网职位发布入口

回复支持反对

15094030310

发表于 2017-4-12 16:04:08 | 显示全部楼层

不够心愿了

EETOP创芯人才网简历投递入口

回复支持反对

15094030310

发表于 2017-4-12 16:05:49 | 显示全部楼层

哎哎哎

EETOP创芯人才网职位发布入口

回复支持反对

钢铁孙

发表于 2017-4-12 16:20:53 | 显示全部楼层

好东西，顶一下

EETOP创芯人才网简历投递入口

回复支持反对

jorliman

发表于 2017-4-13 09:06:44 | 显示全部楼层

thx very much

回复支持反对

1 ... 14 15 16 17 18 192021 22 / 22 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-18 13:41 , Processed in 0.021872 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

重发《精通Verilog HDL：IC设计核心技术实例详解》5M压缩，省钱！

站长推荐 /1