高阶PLL与低阶PLL区别

w98211012 · 发表于 2009-8-6 10:34:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

目前只知道低阶PLL的稳定性优于高阶PLL，
不太清楚高阶PLL有哪些优点好于低阶PLL，
有知道者，给予详细解释！
谢谢！！！

w98211012 · 发表于 2009-8-6 13:02:44

沉得好快，顶个！！！

scpuke · 发表于 2009-8-6 13:22:13

这个就得说说pll中的lpf的作用了。
理想情况下，我们希望pfd+cp的输出信号是与其输入的两时钟的相位差成正比的直流信号，该直流信号控制vco。锁定状况下，该直流信号恒定，也就是pfd输入的两时钟有固定相差，vco输出频率恒定。实际情况却是，pfd+cp构成了一个工作在reference频率的采样系统，其输出信号不仅含有期望的直流信号，还有reference频率及其谐波的高频成分，这些高频成分是不需要的，要用一个lpf来滤掉。lpf阶数越高，滤得越多。当lpf阶数不够滤的不充分时，vco输出频谱上会有reference spur。
一句话，采用高阶pll，优点是抑制reference spur，缺点是稳定性需要仔细考虑。

w98211012 · 发表于 2009-8-6 13:37:37

原帖由 scpuke 于 2009-8-6 13:22 发表

 登录/注册后可看大图

这个就得说说pll中的lpf的作用了。
理想情况下，我们希望pfd+cp的输出信号是与其输入的两时钟的相位差成正比的直流信号，该直流信号控制vco。锁定状况下，该直流信号恒定，也就是pfd输入的两时钟有固定相差，vco输出 ...

非常感谢 scpuke兄弟的解释！！！

比Roland Best书中解释的要详细！

再次感谢！！！

tjjbraye · 发表于 2009-8-6 18:11:56

原帖由 scpuke 于 2009-8-6 13:22 发表

 登录/注册后可看大图

这个就得说说pll中的lpf的作用了。
理想情况下，我们希望pfd+cp的输出信号是与其输入的两时钟的相位差成正比的直流信号，该直流信号控制vco。锁定状况下，该直流信号恒定，也就是pfd输入的两时钟有固定相差，vco输出 ...

说的很好，通俗易懂