在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 小朱仔

A Top-Down Verilog-A Design on the Digital Phase-Locked Loop

[复制链接]
发表于 2009-9-6 05:24:40 | 显示全部楼层
3q3q3q
发表于 2009-9-21 20:39:41 | 显示全部楼层
haohaohao!!!!
发表于 2009-12-6 11:56:35 | 显示全部楼层
thanks a lot~~
发表于 2010-8-13 20:59:37 | 显示全部楼层
关注一下.
发表于 2011-4-8 21:36:53 | 显示全部楼层
下载了先。。。
发表于 2011-6-29 20:46:01 | 显示全部楼层
感谢楼主哈
发表于 2011-6-29 20:54:09 | 显示全部楼层
thanks
发表于 2012-6-3 16:05:43 | 显示全部楼层
谢谢楼主分享
发表于 2015-4-17 17:01:40 | 显示全部楼层
太棒了,学习一下!~~
发表于 2015-4-17 17:36:25 | 显示全部楼层
looking for verilogA serdes model

like USB 2 PHY ..
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 05:04 , Processed in 0.032562 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表