设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › A Top-Down Verilog-A Design on the Digital Phase-Loc ...

1 2 3 45 / 5 页

发新帖

楼主: 小朱仔

A Top-Down Verilog-A Design on the Digital Phase-Locked Loop

发表于 2022-2-21 23:17:04 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-3-11 00:33:13 | 显示全部楼层

谢谢分享。

EETOP创芯人才网职位发布入口

回复支持反对

1 2 3 45 / 5 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-19 08:10 , Processed in 0.021466 second(s), 18 queries , Gzip On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表