设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 有限状态机和可综合风格的Verilog HDL
12
返回列表 发新帖
楼主: sacthy

有限状态机和可综合风格的Verilog HDL

[复制链接]
neware1133
发表于 2010-1-1 18:35:13 | 显示全部楼层
ddddddddddddddddddddddddddddddddd
回复 支持 反对

举报

dongzhenhua1982
发表于 2010-1-22 14:36:37 | 显示全部楼层
好的，谢谢阿哥against个
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

coolyafeng
发表于 2010-1-22 16:39:00 | 显示全部楼层
看看是什么好东西，呵呵
回复 支持 反对

举报

jqxhit
发表于 2010-1-25 14:35:07 | 显示全部楼层
goog!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

czjszx2000
发表于 2010-1-25 18:00:32 | 显示全部楼层
hao dong xi
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 20:48 , Processed in 0.016276 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表