设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT核和AD多通道采集的Verilog HDL实现源程序 ...
1 ...67891011121314下一页
返回列表 发新帖
楼主: 072081108

FFT核和AD多通道采集的Verilog HDL实现源程序

[复制链接]
发表于 2018-10-20 21:22:07 | 显示全部楼层
好资料来了
回复 支持 反对

使用道具 举报

发表于 2018-11-21 00:34:20 | 显示全部楼层
谢谢楼主！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

zzq81
发表于 2018-11-28 22:26:37 | 显示全部楼层
回复 支持 反对

使用道具 举报

Micro_e
发表于 2018-11-29 08:44:33 | 显示全部楼层
谢谢分享~
回复 支持 反对

使用道具 举报

发表于 2018-11-29 09:16:39 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cdting
发表于 2018-12-1 03:01:13 | 显示全部楼层
非常感謝~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

Ryggeor
发表于 2018-12-11 18:59:20 | 显示全部楼层
thnx!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-1-2 07:52:29 | 显示全部楼层
不错 谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-8-10 11:42:36 | 显示全部楼层
谢谢楼主的分享，不错的资料。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-8-25 14:02:12 | 显示全部楼层
thank you
回复 支持 反对

使用道具 举报

下一页 »
1 ...67891011121314下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 01:52 , Processed in 0.017685 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表