设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design II

12 / 2 页下一页

发新帖

查看: 2609|回复: 12

SystemVerilog for Design II

发表于 2009-7-9 13:07:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

SystemVerilog for Design(Second Edition).pdf (2.51 MB, 下载次数: 65 )
不知道有没有人贴出来，现在贴出来，供需要的朋友下载

朋友, 有没有人

相关帖子

回复

发表于 2009-7-9 15:56:19 | 显示全部楼层

duoxiele

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-7-11 06:32:11 | 显示全部楼层

Thanks.

回复支持反对

发表于 2009-7-11 08:30:57 | 显示全部楼层

Thanks.

回复支持反对

发表于 2009-7-19 00:55:16 | 显示全部楼层

Thanks

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-7-19 03:00:52 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-16 15:48:22 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-24 20:40:55 | 显示全部楼层

好东西，顶一下。下下来学习一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-24 21:10:20 | 显示全部楼层

好东西，下下来看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-25 15:11:17 | 显示全部楼层

good ones

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-20 07:40 , Processed in 0.030138 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表