菜鸟请教PCIe金手指上的PCIE REFCLK 的用法

magiclgr · 发表于 2009-7-7 17:30:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

PCIe好像不在链路上传输时钟信号，而是在接受电路中使用PLL从输入数据流中的数据比特转换来恢复接收时钟
不解……

eeRen · 发表于 2009-7-10 11:35:48

提示: 作者被禁止或删除内容自动屏蔽

fanna · 发表于 2009-7-12 22:55:44

一种，用tx向rx端直接发送ref clock，这种rx的clk一定与tx端完全等同。
另一种，rx端用本地ref clock，tx与rx clock有差，rx端用恢复的clk接受数据，再用本地clock同步，rx、tx的ref clock 有频差，记不得了，靠PHY里的skip解决。这也是pcie最大包长定义的来由。
具体的还是去看PICe spec吧。

magiclgr · 发表于 2009-7-13 17:05:21

原帖由 fanna 于 2009-7-12 22:55 发表

 登录/注册后可看大图

一种，用tx向rx端直接发送ref clock，这种rx的clk一定与tx端完全等同。
另一种，rx端用本地ref clock，tx与rx clock有差，rx端用恢复的clk接受数据，再用本地clock同步，rx、tx的ref clock 有频差，记不得了，靠PHY ...

多谢你的回复，
把规范又看了两遍，总算有点眉目
ref clock 好像是100MHz低频时钟，通过pll倍频之后作为接收端的物理层本地时钟
ref clock 可以是发送端向接收端通过差动线对发送，也可以用接收端本地时钟
前者的好处是“保证链路上的发送器和接收器能从同一时钟源上导出它们自己的内部时钟，可轻松地将链路上任一端上不同设备之间的内部时钟保持在参考时钟规定的600ppm范围之内。”
后者只是在PEX8311_RDK上看到过，还是没有搞明白

[ 本帖最后由 magiclgr 于 2009-7-13 17:57 编辑 ]

chyumkps · 发表于 2017-7-27 10:19:53

学习了

WellHan · 发表于 2018-8-28 10:14:14

受教了

章鱼宁 · 发表于 2018-12-1 09:18:32

建议看一下SRIS部分

kangqiaoyibie · 发表于 2019-7-26 07:14:09

章鱼宁发表于 2018-12-1 09:18
建议看一下SRIS部分

你好，请问pcie refclk p/n分别接到fpga的MGTREFCLK n/p上了。会有问题么？

eeRen eeRen 当前离线积分 395 头像被屏蔽	发表于 2009-7-10 11:35:48 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
eeRen eeRen 当前离线积分 395 头像被屏蔽
	回复支持反对举报

菜鸟请教PCIe金手指上的PCIE REFCLK 的用法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

ref clock 用法

站长推荐 /1



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！