在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
12
返回列表 发新帖
楼主: martha410

dc\dc电路尖峰脉冲

[复制链接]
 楼主| 发表于 2009-9-9 13:04:26 | 显示全部楼层
传上来一个Vb输出在尖峰脉冲处的波形图,按说应该是形成了震荡,实验用PCB做过,也用面包板搭过但是实验现象都是一样的,应该不是layout的问题吧?
第二幅是尖峰脉冲,第一幅是尖峰脉冲处的波形图。
希望高手帮助解答问题
Vb输出(33u,22u)带负载2M.png
Vb输出(100u,22uh).png
发表于 2009-9-9 13:58:04 | 显示全部楼层
开关电源芯片 负载跳变时引起的输出尖峰脉冲可能是输出电容的ESR和ESL引起的!
发表于 2009-9-10 10:59:07 | 显示全部楼层
把你的负载地和Analog地分开,引线尽可能的短,看起来好像是表笔搭的位置和芯片地之间存在电阻和大电流!

[ 本帖最后由 love_ic 于 2009-9-10 11:02 编辑 ]
发表于 2009-9-10 12:53:31 | 显示全部楼层
能不能量到phase端的波形啊,如果phase端正常,只是輸出這樣的話就要懷疑外部電路了,問題就不一定在電源
也可以翹電感看看波形
 楼主| 发表于 2009-9-14 09:50:55 | 显示全部楼层
不太明白楼上几位的回复,phase端是指的什么?是不是LX端,LX端输出没有什么问题,而且这个片子的布线也距离地线很近。
芯片我换了好几个都没有变化,现在我主要怀疑是layout的问题,上传附件希望各位大虾指点一下。
谢谢!
pcb.bmp
发表于 2009-9-15 17:45:09 | 显示全部楼层
感觉layout可能性比较大,也可以在输出上加一点很小的负载试一下,看是否有改善
发表于 2009-9-17 23:47:09 | 显示全部楼层
輸出並聯一個小電容看看,大約0.1uf的

應該是會有幫助
发表于 2009-9-20 16:18:36 | 显示全部楼层
不会是测量问题吧,看到波形就比较清楚了
发表于 2019-4-18 15:29:48 | 显示全部楼层
have a study!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 12:45 , Processed in 0.027447 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表