在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: huobing

FPGA的时钟约束

[复制链接]
发表于 2012-6-20 11:13:14 | 显示全部楼层
altera的?xilinx的?
发表于 2012-8-30 20:34:45 | 显示全部楼层
回复 1# huobing


    不好意思啦 没钱了   灌点水
发表于 2012-8-30 22:04:33 | 显示全部楼层
dddddddddddd
发表于 2012-8-30 22:11:50 | 显示全部楼层
谢谢楼主分享!
发表于 2012-12-17 14:44:51 | 显示全部楼层
看看,谢谢
发表于 2013-3-7 10:30:18 | 显示全部楼层
时钟在FPGA设计中就好像一个人的心脏,只有时钟稳定了,才能保证FPGA设计的其他模块正常工作,因此时钟约束也是很重要的,谢谢楼主的分享!
发表于 2013-3-7 12:13:04 | 显示全部楼层
谢谢楼主
发表于 2013-3-28 13:45:13 | 显示全部楼层
多谢分享~
发表于 2013-10-10 15:06:11 | 显示全部楼层
谢谢楼主分享!
发表于 2013-10-15 16:53:08 | 显示全部楼层
Thanks for sharing ................  dink dink
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:19 , Processed in 0.020931 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表