在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4556|回复: 13

FPGA定点乘法器设计

[复制链接]
发表于 2009-7-5 18:46:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
讲述了乘法器的原理,用verilog写的程序,好资料的,这方面的东西不多。

定点乘法器设计(中文).pdf

459.86 KB, 下载次数: 195 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-7-5 19:15:15 | 显示全部楼层
有没有关于浮点的?
发表于 2009-7-6 11:41:51 | 显示全部楼层
有没有浮点数的?
发表于 2009-7-6 15:37:00 | 显示全部楼层
bu cuo!
顶!!!!
看帖要回帖的!
 楼主| 发表于 2009-7-14 12:03:36 | 显示全部楼层
浮点的只有2篇论文,没有上面说的系统,比较虚,感觉没有实质的内容。想看可以参考一下。

乘法器.rar

446.69 KB, 下载次数: 8 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-11-5 15:23:55 | 显示全部楼层
楼主辛苦…………
发表于 2011-5-16 10:58:41 | 显示全部楼层
楼主是好人
发表于 2011-6-1 15:04:32 | 显示全部楼层
研究下,谢谢LZ
发表于 2011-7-26 02:19:47 | 显示全部楼层
好东西 看看
发表于 2011-9-20 14:13:35 | 显示全部楼层
Thanks for your share
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 12:46 , Processed in 0.023942 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表