设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_HDL_Test_Bench初级入门
12
返回列表 发新帖
楼主: sqchang

Verilog_HDL_Test_Bench初级入门

[复制链接]
FANCHAYI
发表于 2009-9-9 04:28:44 | 显示全部楼层
This is useful for the beginner of the HDL
回复 支持 反对

举报

onerebos
发表于 2009-9-10 20:52:44 | 显示全部楼层

好东西，下来看看

好东西，下来看看
回复 支持 反对

举报

xiaolan12345
发表于 2009-9-11 11:02:23 | 显示全部楼层
楼主辛苦了哈！
回复 支持 反对

举报

xiaopangwa
发表于 2009-9-11 11:11:23 | 显示全部楼层
顶一下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kevinhe04
发表于 2009-9-11 15:47:21 | 显示全部楼层
gooooooooood
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wugeee
发表于 2009-9-17 21:31:28 | 显示全部楼层

谢谢

看到人家写得这么好的testbench真羡慕！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xychzkhf
发表于 2009-9-18 14:21:52 | 显示全部楼层
好东西啊，谢谢了。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

liusuxiao
发表于 2009-9-18 16:38:10 | 显示全部楼层
看看!!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:39 , Processed in 0.021266 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表