关于verilog和vdhl

lbbbb

verilog de duo

frank.zkh

两个语言都是描述硬件的，本质上一样。但是用verilog入门是比较好的。当学好verilog之后，也能看懂VHDL的设计。逐渐的，通过写一两个project也能用VHDL开发了。