在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3752|回复: 16

经典资源:FPGA/CPLD 数字电路设计经验分享

[复制链接]
发表于 2009-6-30 20:56:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA/CPLD 数字电路设计经验分享,介绍VLSI设计规则,好啊

FPGA_DesignRules.rar

944.75 KB, 下载次数: 65 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA/CPLD 数字电路设计经验分享

发表于 2009-6-30 22:48:41 | 显示全部楼层
Thanks  a lot !!!!!!!!!
发表于 2009-6-30 22:50:27 | 显示全部楼层
Rule for Xilinx?  or others?
发表于 2009-7-1 08:08:01 | 显示全部楼层
內容很詳細
发表于 2009-7-1 15:45:35 | 显示全部楼层
想下来看看!!!!!!!!!!!
发表于 2010-1-14 10:42:01 | 显示全部楼层
谢谢分享
发表于 2010-1-14 13:31:17 | 显示全部楼层
下载下来看看
发表于 2010-3-12 10:07:19 | 显示全部楼层
顶~~~~~~~~~~~~~·
发表于 2010-4-1 20:59:30 | 显示全部楼层
feichangbucuo
发表于 2010-4-1 21:27:42 | 显示全部楼层
fei chang bu cuo
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:10 , Processed in 0.040127 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表