设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA CPLD 设计工具－Xilinx ISE使用详解
12
返回列表 发新帖
楼主: cdfldf1984

FPGA CPLD 设计工具－Xilinx ISE使用详解

[复制链接]
peterthegreatlu
发表于 2009-8-25 10:03:37 | 显示全部楼层
dfsssssssssssssssssssssssssssssssss
回复 支持 反对

举报

demonyh
发表于 2009-9-16 15:52:48 | 显示全部楼层
谢谢搂主分享了。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

clengery
发表于 2010-6-13 01:52:14 | 显示全部楼层
12# demonyh 谢谢搂主
回复 支持 反对

举报

yangkaiqu
发表于 2010-7-26 22:00:28 | 显示全部楼层
英文还是中文啊？？？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

禾浊
发表于 2021-6-21 16:08:24 | 显示全部楼层
哪个版本的呀？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dannymu
发表于 2022-6-16 13:52:24 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:27 , Processed in 0.017390 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表