设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的DPLL设计与仿真实现

1 2 3 456 7 8 / 8 页下一页

发新帖

楼主: shetianlang

基于FPGA的DPLL设计与仿真实现

发表于 2010-3-14 16:00:52 | 显示全部楼层

看看。。。。。。。。。。。。。

回复支持反对

发表于 2010-3-14 16:33:15 | 显示全部楼层

不要沉底

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-14 21:12:05 | 显示全部楼层

不错，挺好的，谢谢

回复支持反对

发表于 2010-3-14 22:22:59 | 显示全部楼层

TKS !

回复支持反对

发表于 2010-3-14 22:52:36 | 显示全部楼层

Thanks for the sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-24 22:40:38 | 显示全部楼层

谢谢楼主~~~

EETOP创芯人才网职位发布入口

回复支持反对

jiatengzhongwei

发表于 2010-3-29 22:41:21 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-10 06:26:09 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-26 22:15:07 | 显示全部楼层

基于FPGA的DPLL设计与仿真实现，各位参考

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-26 23:52:13 | 显示全部楼层

正需要了解的内容

回复支持反对

1 2 3 456 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 21:39 , Processed in 0.020505 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表