设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VERILOG HDL：IC设计核心技术实例详解

123 / 3 页下一页

发新帖

楼主: 布衣财神

精通VERILOG HDL：IC设计核心技术实例详解

发表于 2009-8-18 00:33:43 | 显示全部楼层

564684+

回复支持反对

发表于 2009-8-18 01:25:12 | 显示全部楼层

55

thanks for

回复支持反对

发表于 2009-8-18 01:27:26 | 显示全部楼层

6

thanks for sharing ,,,,,,,,,,,,

回复支持反对

发表于 2009-8-18 01:29:11 | 显示全部楼层

55

thanks for sharing ,,,,,,,,,,,,

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-8-18 01:30:44 | 显示全部楼层

55

thanks for sharing ,,,,,,,,,,,,

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-1 04:46:59 | 显示全部楼层

good haha

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-9-1 05:44:12 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-1 05:51:40 | 显示全部楼层

gooood

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-2 15:16:23 | 显示全部楼层

thanks for your sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-2 15:17:42 | 显示全部楼层

thanks for your sharing

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 20:39 , Processed in 0.021252 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表