在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4746|回复: 10

关于ALLEN的CMOS模拟集成电路设计第133页的问题

[复制链接]
发表于 2009-6-20 09:18:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠:
    小弟在研习ALLEN的CMOS模拟集成电路设计的时候,在第133页有一个图4.3-7。对于这个图我有些疑问。希望各位大侠不吝给与帮助和解答。万分感谢。
    问题如下:
    M4的W/L是M1,M2,M3的1/4,因而假设4个MOS管都饱和的话,那么M4的VDS=2VON+VT,M3的VDS=VON,M1的VDS=VON,M2的VDS=VON,M5的VDS=VON,这样M5的DRAIN电压为2VON,但是M5的DRAIN链接到了M3的GATE端,而M3的GATE端电压为VT+VON,这就有矛盾了,如果M5的DRAIN电压为VT+VON,则M5的VDS电压为VT,而M5的VGS=VON+VT,不可能使M5进入饱和区工作了。这里我就感到有些困惑,M5工作在什么状态呢?
发表于 2009-11-26 13:11:42 | 显示全部楼层
厉害啊!!!
发表于 2009-11-26 15:36:02 | 显示全部楼层
一般来说,VT>VON, 所以M5工作在饱和区
发表于 2009-11-28 06:09:32 | 显示全部楼层
thanks...............................................
发表于 2009-11-28 09:21:20 | 显示全部楼层
貌视楼主有点迷糊啦,Von<Vth的时候,M5就工作在饱和区了。
发表于 2009-12-2 19:56:04 | 显示全部楼层
xieixe
发表于 2009-12-2 20:03:35 | 显示全部楼层
jiushi
发表于 2009-12-3 11:51:55 | 显示全部楼层
thanks al ot
发表于 2009-12-31 22:13:08 | 显示全部楼层
牛人太多了
发表于 2010-1-3 20:22:39 | 显示全部楼层
谢谢楼主共享!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:30 , Processed in 0.035179 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表