在使用dcfifo时遇到reset后不稳定的问题，如何解决

leilimoon · 发表于 2009-6-9 08:45:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

问题是这样的使用异步fifo来在两个不同的时钟域中传数据，但是在对整体使用reset信号后（由软件写入的复位）会出现极其不稳定的状态，哪位高手有这方面的经验希望不吝赐教

liulanghan · 发表于 2009-6-9 13:01:55

1. 不稳的具体现象？
2.总体复位影响哪些信号？
3.复位是异步？

leilimoon · 发表于 2009-6-11 07:51:28

1.我是使用从fpga的输出fifo（异步，两个时钟的fifo）读数来计算速度的。计算同一个东西，速度会有很大的差别，并且总量上会有差别。
2.复位信号是由软件写入，作为全局复位
3.复位是异步信号

再想问的是：dcfifo的满和空信号的使用有没有什么技巧？我提出的问题是不是可能由读和写满空信号不一致造成的？

leilimoon · 发表于 2009-6-11 08:01:24

我QQ是260788651 欢迎各位高手指教

liulanghan · 发表于 2009-6-11 13:08:35

2个时钟的相位关系是随机的么？
复位后哪个时钟先对FIFO操作？

liulanghan · 发表于 2009-6-11 13:11:01

全局复位？就是说整个FPGA复位，是吗？那么2个时钟在复位后是啥情况呢？

在使用dcfifo时遇到reset后不稳定的问题，如何解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2