在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2208|回复: 3

请问在cadencde开发环境下,用chartered.18工艺可以设计工作频率为8GHz的VCO吗?

[复制链接]
发表于 2009-6-8 17:17:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人近日试图用chartered.18工艺在cadence环境下设计工作频率为8.5GHz的VCO。使用的是chrt18base库里的RF管。由于觉得.18工艺提供的电感普遍偏大(最小是0.34nH),便索性用三个电感并联起来(也不知道可不可以 )。电容用的1pF。可是屡仿屡败,管子宽度都快调到1m米了,实在受不了了。我怀疑是不是管子特征频率到不了8GHz?请有这方面经验的人指点一下。谢谢!
发表于 2009-6-9 06:18:54 | 显示全部楼层
管子宽度小点好吧. 另外,电感并起来得加互感.
 楼主| 发表于 2009-6-9 09:37:11 | 显示全部楼层
主要是不起振,所以才把宽度调上去的,其实我也觉得离谱了。我仿出的最大频率只有3GHz左右,而且波形失真严重。在ADS中用台积电的工艺倒没出现过类似的情况,轻松上8GHz,管子也只有100多微米,波形也凑合(频谱比较纯)。但是实验室是用Chartered工艺流片的,所以才转用cadence,结果郁闷得要死。不知道是不是chartered.18工艺自身限制的问题。
发表于 2009-6-11 16:55:13 | 显示全部楼层
你仔细查查吧,
肯定哪里有错。
12G都可以的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 19:26 , Processed in 0.030726 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表