电平触发和边沿触发

SHIFPGA · 发表于 2009-6-6 16:01:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

电平触发和边沿触发

module muxtwo(out,a,b,s1);
input a,b,s1;
output out;
reg out;
always @(s1 or a or b)
if(!s1) out=a;
else out=b;
endmodule
我刚学FPGA写了一个二选一的选择器，仿真出来结果不对啊，是不是因为电平触发和边沿触发的问题下面有图，那位牛人给指点一二。谢谢；

zhaoqing_cc · 发表于 2009-6-6 17:27:25

试试把if变成case，仿真出来是正确的

warrenzb · 发表于 2009-6-6 19:17:47

How about this : change = to =>

SHIFPGA · 发表于 2009-6-6 22:03:07

试过了，还是不行，有延时，而且都是延时10ns才有输出，而且毛刺依然有，是什么原因呢，是仿真的设置吗

liulanghan · 发表于 2009-6-8 09:35:48

有延时很正常啊，有毛刺也很正常啊。。。。。。

电平触发和边沿触发

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1