在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3431|回复: 4

电平触发和边沿触发

[复制链接]
发表于 2009-6-6 16:01:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
电平触发和边沿触发

module muxtwo(out,a,b,s1);
input a,b,s1;
output out;
reg out;
always @(s1 or a or b)
    if(!s1) out=a;
    else out=b;
endmodule
我刚学FPGA写了一个二选一的选择器,仿真出来结果不对啊,是不是因为电平触发和边沿触发的问题下面有图,那位牛人给指点一二。谢谢;
截图00.jpg
发表于 2009-6-6 17:27:25 | 显示全部楼层
试试把if变成case,仿真出来是正确的
发表于 2009-6-6 19:17:47 | 显示全部楼层
How about this : change = to =>
 楼主| 发表于 2009-6-6 22:03:07 | 显示全部楼层
试过了,还是不行,有延时,而且都是延时10ns才有输出,而且毛刺依然有,是什么原因呢,是仿真的设置吗
发表于 2009-6-8 09:35:48 | 显示全部楼层
有延时很正常啊,有毛刺也很正常啊。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 20:23 , Processed in 0.032116 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表