在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2375|回复: 2

关于verilog中for语句的一些问题请教大家

[复制链接]
发表于 2009-6-2 09:50:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想做一个ram中值的查找和替换,想用for

for(i=0;i<7:i++)
  begin
      if(ram_b==5b'01001)
         ram_a<=data_in;
  end

这样的写法对吗?可以综合吗?感觉for用在综合里面不是很好,希望高手能给些指导。
发表于 2009-6-2 10:11:43 | 显示全部楼层
这段程序里,好像都是ram_b 和ram_a的事情,和 i 没有关系。
负值语句被执行多次,有啥意义啊?
没看明白


另:现在多数综合器是认for语句的,通常for语句是case的简化写法。
 楼主| 发表于 2009-6-2 11:20:45 | 显示全部楼层
ram_A,ram_b后面有个地址位i,刚没有写上去,呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 10:10 , Processed in 0.013873 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表