设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式 ...

1 ... 4 5 6 7 8910 11 12 13 ... 70 / 70 页下一页

返回列表发新帖

楼主: sphinxing

Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式

发表于 2009-10-26 13:19:08 | 显示全部楼层

正在学习数字电路，可以好好看看

回复支持反对

使用道具举报

发表于 2009-10-26 19:05:52 | 显示全部楼层

好书，一定要顶！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-26 20:41:14 | 显示全部楼层

不错，快

回复支持反对

使用道具举报

发表于 2009-10-26 20:42:29 | 显示全部楼层

感谢楼主

回复支持反对

使用道具举报

发表于 2009-10-29 23:28:07 | 显示全部楼层

好好学习天天向上

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-29 23:33:26 | 显示全部楼层

真赞，谢谢，学习了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-29 23:35:31 | 显示全部楼层

真赞，谢谢，学习了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-29 23:38:05 | 显示全部楼层

真赞，谢谢，学习了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-2 11:51:40 | 显示全部楼层

谢谢楼主共享！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-8 21:55:09 | 显示全部楼层

谢谢哦！！！

回复支持反对

使用道具举报

1 ... 4 5 6 7 8910 11 12 13 ... 70 / 70 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-19 03:12 , Processed in 0.017226 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表