设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式 ...

1 ... 58 59 60 616263 64 65 66 ... 69 / 69 页下一页

返回列表发新帖

楼主: sphinxing

Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式

发表于 2015-9-19 15:59:08 | 显示全部楼层

多谢楼主

回复支持反对

使用道具举报

发表于 2015-10-4 03:11:39 | 显示全部楼层

需要下载，感谢分享

回复支持反对

使用道具举报

发表于 2015-10-7 14:43:22 | 显示全部楼层

顶一下，谢谢

回复支持反对

使用道具举报

发表于 2015-11-2 21:48:30 | 显示全部楼层

谢谢分享！！！！

回复支持反对

使用道具举报

发表于 2015-12-23 12:05:57 | 显示全部楼层

好东西，顶啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-12-26 12:40:47 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-3-3 20:55:18 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-4-20 16:33:29 | 显示全部楼层

学习一下，谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-7-26 10:55:38 | 显示全部楼层

谢谢分享点个赞

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-8-20 19:20:30 | 显示全部楼层

谢谢楼主，带走了！

回复支持反对

使用道具举报

1 ... 58 59 60 616263 64 65 66 ... 69 / 69 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-17 02:02 , Processed in 0.015950 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表