在mentor的MBSIT中memory模型的不同写法区别？

forlorm

在写memory模型的时候有两种写法，一种是：
read_cycle(
     change A;
     assert  cen;
     wait  ;
     assert  clk;
     wait ;
     expect q move
    )
write_cycle(
   change A;
   change D;
   assert wen;
   assert cen;
   wait ;
   assert clk;
  )

另外一种写法是：
read_cycle(
     change A;
     assert  cen;
     wait ;
     expect q move
    )
write_cycle(
   change A;
   change D;
   assert wen;
   assert cen;
   wait ;
  )

不知道这个加clk和不加clk 的有什么区别

qingwatiaowu

如果设置了bist_clk为system clock就没有区别了
若用的是非system clock性质的bist clock,就必须有clock的说明,使用第一种咯
此时用来对memory进行测试的时钟由bist controller模块产生,送到memory的clock端口

forlorm

恩，那我这样理解，

如果系统时钟sys_clk是60Mhz，而测试时钟bist_clk是10MHz的话就需要用第一种写法。

如果系统时钟sys_clk是60Mhz，而测试时钟bist_clk也是60MHz的话就需要用第二种写法。

现在还有一个问题是这样的。假设系统时钟sys_clk是60Mhz，而测试时钟bist_clk是10MHz，在测试的时候我们会用test_mode来选择当前是正常工作模式还是测试模式，但是在系统内部模块只有一个时钟输入口，也就是相当于对clk信号进行了mux选择。即在测试时全系统时钟都是10MHz。这种情况下是不是采用第二种写法呢？

谢谢

forlorm

期待ing

forlorm

难道是无解吗？

虚心请教

forlorm

看不见呢
。。。。。