小弟有俩关于quartus的问题向各位大虾请教

lt198709170017 · 发表于 2009-5-23 21:37:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

1.我用verilog 编了子模块，并生成了子模块原理图，并新建bdf文件，用画图的方式将各子模块连接起来，说理通过编译和下载，但是编译后，显示的所用LE（逻辑单元）为什么是0呢？用chip planner看，里面什么也没有。
2.怎么用quartus把生成的下载文件固定下载到自己想要的一些逻辑单元区域中？

希望大侠门给我指点迷津呀谢谢啦。

liulanghan · 发表于 2009-5-23 23:20:12

一.顺利通过编译\下载,那么电路的表现是否正确?
二.LE是0,那你的设计内容是些啥呢?
三.整个设计下载到某个区域,好象不行把?

abcd082 · 发表于 2009-5-24 06:02:05

提示: 作者被禁止或删除内容自动屏蔽

abcd082 abcd082 当前离线积分 65 头像被屏蔽	发表于 2009-5-24 06:02:05 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
abcd082 abcd082 当前离线积分 65 头像被屏蔽
	回复支持反对举报

小弟有俩关于quartus的问题向各位大虾请教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1