在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2781|回复: 2

小弟有俩关于quartus的问题向各位大虾请教

[复制链接]
发表于 2009-5-23 21:37:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.我用verilog 编了子模块,并生成了子模块原理图,并新建bdf文件,用画图的方式将各子模块连接起来,说理通过编译和下载,但是编译后,显示的所用LE(逻辑单元)为什么是0呢?用chip planner看,里面什么也没有。
2.怎么用quartus把生成的下载文件固定下载到自己想要的一些逻辑单元区域中?


希望大侠门给我指点迷津呀 谢谢啦。
发表于 2009-5-23 23:20:12 | 显示全部楼层
一.顺利通过编译\下载,那么电路的表现是否正确?
二.LE是0,那你的设计内容是些啥呢?
三.整个设计下载到某个区域,好象不行把?
头像被屏蔽
发表于 2009-5-24 06:02:05 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 01:28 , Processed in 0.020915 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表