在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: sched

2009,Altera FPGA首席结构设计师写的SIV高速部分内部结构,中文

[复制链接]
发表于 2009-5-23 23:41:44 | 显示全部楼层
好东西,看看呀
发表于 2009-5-24 17:32:14 | 显示全部楼层
:victory::victory:
发表于 2009-5-24 22:25:23 | 显示全部楼层
基本上我只看到标题我就爱上它了
发表于 2009-5-24 22:58:15 | 显示全部楼层
好东西啊
发表于 2009-5-25 09:40:57 | 显示全部楼层
謝謝分享, 看看是否真如所寫的那麼好.
发表于 2009-5-25 11:33:09 | 显示全部楼层
Very Good
发表于 2009-5-25 11:39:09 | 显示全部楼层
发表于 2009-5-25 13:15:39 | 显示全部楼层
非常感谢,希望能有用!
发表于 2009-5-25 13:36:07 | 显示全部楼层
thanks a lot!
发表于 2009-5-26 11:40:56 | 显示全部楼层
经典啊,好近点啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 15:30 , Processed in 0.023517 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表