在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5006|回复: 22

数字电路设计与Verilog HDL(张亮)

[复制链接]
发表于 2009-5-17 19:10:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
作者: 张亮 出版社: 人民邮电出版社
译者:  丛书名:
出版日期:2000-10-1 上架日期:2005-10-8
ISBN:7115087709页数:      版次:1-2
开本:16开装帧:


内容简介
本书首先概述了数字集成电路发展的历史与未来,指出了硬件描述语言(HDL)在设计数字电路中所起的作用,并系统概要地讲解了Verilog HDL的语法要点。在此基础上,本书以Verilog HDL为工具,介绍了几种描述电路的方法与技巧,列举了几个典型电路的描述实例,然后用80C51单片机、硬盘控制器和PCI总线控制器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave状态机在总线控制等方面的设计技巧。文中还对Verilog建模与调试、BIST电路的原理与Verilog实现做了详细论述,并提供了具体例子,最后以一个真实ASIC例子的简单介绍作为全书的结尾。
本书是Verilog HDL用于数字电路设计的中高级读本,可作为大专院校计算机、微电子学和半导体专业高年级本科生和研究生的教材,也可作为数字集成电路芯片设计人员的参考书。

数字电路设计与Verilog HDL(张亮).part1.rar

1.39 MB, 下载次数: 74 , 下载积分: 资产 -2 信元, 下载支出 2 信元

数字电路设计与Verilog HDL(张亮).part2.rar

1.39 MB, 下载次数: 63 , 下载积分: 资产 -2 信元, 下载支出 2 信元

数字电路设计与Verilog HDL(张亮).part3.rar

1.39 MB, 下载次数: 60 , 下载积分: 资产 -2 信元, 下载支出 2 信元

数字电路设计与Verilog HDL(张亮).part4.rar

137.12 KB, 下载次数: 39 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-6-22 22:40:09 | 显示全部楼层
正好急需 ,多谢楼主!!
发表于 2009-6-27 13:52:10 | 显示全部楼层

为什么要分开几个文件上传呢?

为什么要分开几个文件上传呢?
发表于 2009-7-31 10:40:10 | 显示全部楼层
这么好的东东,一定要收藏,感谢楼主
发表于 2010-8-13 10:23:29 | 显示全部楼层
此书不错,有个问题正好帮我解决了
发表于 2010-8-13 16:14:18 | 显示全部楼层
谢谢分享
发表于 2010-8-16 18:33:15 | 显示全部楼层
真的不错啊~
发表于 2010-8-16 18:34:54 | 显示全部楼层
再次顶一下~呵呵没钱了~~~~
发表于 2010-8-16 18:36:11 | 显示全部楼层
真的最近 需要这样的东西~
发表于 2010-8-16 18:37:44 | 显示全部楼层
金额 不足 ~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:51 , Processed in 0.023320 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表