在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2664|回复: 5

EPM7128输出出现毛刺?

[复制链接]
发表于 2004-4-27 15:57:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我使用EPM7128设计了一个解码电路,仿真一切正常,但输出后使用示波器发现毛刺,毛刺很有规律,即在应该出现低电平的位置出现毛刺,请教各位有无此解决经验?电路频率1K。
发表于 2004-4-27 16:18:18 | 显示全部楼层

EPM7128输出出现毛刺?

毛刺影响功能吗
不影响就算了
要不用时钟把解码输出同步一下
 楼主| 发表于 2004-4-27 16:57:24 | 显示全部楼层

EPM7128输出出现毛刺?

因为后级要放大驱动电磁铁,有时出现电磁铁误动作,所以考虑波形规则有利于电磁铁工作稳定,我现在的做法是采用后接了一个RC滤波,把毛刺杂波滤出,但这样同时影响原来正常方波的脉宽,使得波形变平缓了,有无在CPLD内部的方法去除毛刺?另外,请问atuhappy班主,使用“时钟把解码输出同步一下 ”具体如何实现?
发表于 2004-4-27 17:39:39 | 显示全部楼层

EPM7128输出出现毛刺?

“时钟把解码输出同步一下 ”:如果cpld中有高速时钟的话,把解码输出接到dff上,把dff的输出接出来。
如果没有高速时钟,需要在解码电路中增加冗余逻辑,并在综合时,不对设计的电路进行优化。
 楼主| 发表于 2004-4-27 17:52:57 | 显示全部楼层

EPM7128输出出现毛刺?

atuhappy班主的解释让我明白了不少,十分谢谢。我使用CPLD不多,您提到的二点我只明白个大概,一时无法查详细资料,还望班主多多指点。1、“把解码输出接到dff上”,dff是什么,如何设置?2、CPLD中有1M时钟,是否需要在“解码电路中增加冗余逻辑,”增加冗余逻辑的意义是什么?
发表于 2004-4-27 18:04:28 | 显示全部楼层

EPM7128输出出现毛刺?

dff:D触发器
冗余逻辑:可以化简的掉的逻辑。增加冗余逻辑可以增加某些路径的延时
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:36 , Processed in 0.020495 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表