设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 时钟分频电路实现精讲_意法半导体Clock_Dividers_Made_E ...
12345678910下一页
返回列表 发新帖
楼主: 小哥1900

时钟分频电路实现精讲_意法半导体Clock_Dividers_Made_Easy

[复制链接]
wjs_nebula
发表于 2010-1-15 09:33:20 | 显示全部楼层
嗯，学到不少东西，非常感谢
回复 支持 反对

举报

zmy19861123
发表于 2010-1-15 09:42:23 | 显示全部楼层
下来看看
回复 支持 反对

举报

zzone
发表于 2010-1-15 12:47:01 | 显示全部楼层
下来看看。。。
回复 支持 反对

举报

dyq_117119
发表于 2010-1-15 22:25:57 | 显示全部楼层
看看啊!!!
回复 支持 反对

举报

kevin19840122
发表于 2010-1-16 02:27:28 | 显示全部楼层
clock divider是常用的verilog code,
很有幫助.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

snailtiti
发表于 2010-2-3 09:50:35 | 显示全部楼层
中文的还是英文的？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

knightliu
发表于 2010-2-3 10:26:39 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

myliucom
发表于 2010-2-4 11:34:57 | 显示全部楼层
感谢，感谢，！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ratshuo
发表于 2010-2-4 23:01:49 | 显示全部楼层
good!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

balloon
发表于 2010-2-5 19:40:09 | 显示全部楼层
谢谢~~~~~~~~~
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:24 , Processed in 0.021808 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表