设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › snug-使用systemverilog assertion发现ip bug的实例 ...
12
返回列表 发新帖
楼主: immonster

snug-使用systemverilog assertion发现ip bug的实例

[复制链接]
nov833
发表于 2010-11-25 22:11:02 | 显示全部楼层
mem meng memm
回复 支持 反对

使用道具 举报

nslnsl
发表于 2010-11-28 15:01:23 | 显示全部楼层
谢谢！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-5-8 01:00:16 | 显示全部楼层
好像不咋地，不过还是要谢谢楼主。
回复 支持 反对

使用道具 举报

发表于 2016-12-27 12:34:01 | 显示全部楼层
good thatnks
回复 支持 反对

使用道具 举报

发表于 2016-12-27 13:05:14 | 显示全部楼层
thafhljaflkjalkfja
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-9-20 22:46:24 | 显示全部楼层
正好需要，謝謝。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

vsop
发表于 2023-4-1 11:35:55 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-25 23:15 , Processed in 0.014018 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表