|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
数字设计集合 |
-
-
DC PT 经典时序约束范例.rar
1.15 KB, 下载次数: 2
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Verilog HDL高级数字设计.txt
1.59 KB, 下载次数: 8
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
基于FPGA的16点FFT快速傅立叶变换的verilog源代码.rar
2.23 KB, 下载次数: 2
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
ic设计考题.rar
28.26 KB, 下载次数: 6
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
FFT变换的IP核的源代码.rar
31.29 KB, 下载次数: 5
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
时间约束基础.pdf
47.95 KB, 下载次数: 3
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
UART源代码和验证.rar
81.28 KB, 下载次数: 4
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2009-5-10 00:10:23
谢谢楼主