请教一个问题啊 就是VCO（LC/RING)仿真的时候，起振激励方式有哪几种啊？

qchunh

10ps是根据什么设的啊？

cll412121

加个脉冲电流啊

BackerShu

设初值挺好的，或者VDD采用VPWL也行。
tianruo 发表于 2010-6-2 11:21

                               
登录/注册后可看大图

Set initial value can be problematic, since VCO may not have enough gain to build up the initial condition itself.

Ala是只猫

学习了

3070433056

回复 15# BackerShu

请教一下为什么vco仿真时要加激励呀？还有vco是一开始就达到振荡频率么还是从低频到高频的一个渐变过程

Daixishi1988215

回复 15# 3070433056

VCO的起振快慢受到环路增益的影响，环路增益大起振快，反之则慢。之所以仿真时加入额外的激励源，VCO会将这个大的激励在环路中放大，从而VCO更快起振，节约仿真时间，而不是让VCO自己将电路底噪慢慢放大达到稳定状态。前仿真时，VCO的环路增益相对较大，起振比较容易，但是加不加激励在后仿真就体现出较大差异，可能要很久才能起振，可是后仿真本来就慢，仿真时间被大大增加。注意：加入的激励源不能影响电路的正常工作。在LC VCO中通常在Tank的差分断加入电流激励就可以实现加快起振的目的。


关于VCO的起振，最好仿真下环路增益，如果环路增益只比1大一点，前仿真能起振，但是后仿真就有很大风险了。
设置仿真maxstep，是为了让仿真更加精细，否则往往因为较大的maxstep而看不到振荡波形误以为设计不当。比如5G的VCO，他的周期是0.2ns，那么maxstep比这个设置的更小些，才能将VCO的波形输出。

perfectguo

BackerShu 发表于 2012-8-24 17:01
Set initial value can be problematic, since VCO may not have enough gain to build up the initial con ...

can you tell me how to set the intial condition?

perfectguo

Daixishi1988215 发表于 2014-9-1 21:46
回复 15# 3070433056

VCO的起振快慢受到环路增益的影响，环路增益大起振快，反之则慢。之所以仿真时加入 ...

你好，请问在电流源激励怎么设置比较合适呢？环路增益一般要到多少才能够保证制作出来的芯片能够起振？