设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches - Functional Verification of HDL ...
1234
返回列表 发新帖
楼主: wadezhu

Writing Testbenches - Functional Verification of HDL Models(Janick Bergeron)

[复制链接]
发表于 2021-6-20 20:32:25 | 显示全部楼层
Thank you
回复 支持 反对

使用道具 举报

lzzeng
发表于 2021-6-21 01:33:00 | 显示全部楼层
Very good
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-6-21 08:25:28 | 显示全部楼层
顶楼主一个
回复 支持 反对

使用道具 举报

发表于 2021-6-21 16:40:57 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

durbin
发表于 2021-9-9 18:16:21 | 显示全部楼层
great
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 04:39 , Processed in 0.019555 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表