在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3632|回复: 11

Programmable IC Tutorial Cadence Design

[复制链接]
发表于 2009-5-1 09:15:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Programmable IC Tutorial Cadence Design

The purpose of this tutorial is to describe the integration of Cadence design tools with the
Synplicity synthesis tool and the place-and-route tools provided by Xilinx, Altera, and Actel.
This tutorial provides a description of the Programmable IC (PIC) design flow using the
integrated solution provided by Cadence. This tutorial explains various steps in the PIC flow
using a design example.

This tutorial is for FPGA designers who are interested in creating a FPGA from a schematic.
This tutorial assumes familiarity with Concept HDL, and simulators such as Verilog-XL,
NC Verilog, and NC VHDL.

可编程IC指南.pdf

3.39 MB, 下载次数: 63 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-5-2 00:54:43 | 显示全部楼层
Good ,Thanks a lot!!
发表于 2009-5-2 09:46:56 | 显示全部楼层
谢谢楼主
发表于 2009-5-13 09:38:30 | 显示全部楼层
很好很强大
发表于 2009-5-25 23:32:06 | 显示全部楼层
谢谢LZ!
发表于 2010-3-11 05:50:02 | 显示全部楼层
谢谢分享!
发表于 2010-6-4 01:09:34 | 显示全部楼层
thank a lot.
发表于 2010-6-4 10:34:34 | 显示全部楼层
谢谢分享
发表于 2010-6-4 10:38:59 | 显示全部楼层
thanks
发表于 2010-9-6 12:05:20 | 显示全部楼层
thank
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 00:34 , Processed in 0.032098 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表