设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 复杂的verilog设计例子
12
返回列表 发新帖
楼主: 顽皮的电子

复杂的verilog设计例子

[复制链接]
lansky
发表于 2010-4-25 15:27:43 | 显示全部楼层
thanks
回复 支持 反对

举报

hekai618
发表于 2011-4-28 03:37:27 | 显示全部楼层
看看多复杂
回复 支持 反对

举报

06041433
发表于 2011-4-29 00:11:11 | 显示全部楼层
非常感谢，学习中~
回复 支持 反对

举报

davidchan110
发表于 2011-5-1 00:06:28 | 显示全部楼层
很好很强大
回复 支持 反对

举报

孙宇
发表于 2011-5-1 14:36:35 | 显示全部楼层
非常感谢 非常感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ajuehe
发表于 2011-5-1 15:12:59 | 显示全部楼层
学习中 谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

c330942948
发表于 2011-5-1 22:10:29 | 显示全部楼层
还是很不错的。谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ranqi
发表于 2011-5-1 22:16:55 | 显示全部楼层
多谢楼主分项啊。，，，，，，，，
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 11:04 , Processed in 0.019915 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表