在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3268|回复: 8

Sigma-Delta ADC 的輸入問題

[复制链接]
发表于 2009-4-28 14:10:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好!
請問一個sigma-delta ADC的問題?

我使用SDM toolBox來設計single loop, high order的架構
但是當我把輸入擺幅(Vin amplitude)>0.75Vref時,輸出結果就會飽和,
請問是否我的輸入擺幅只能0~0.75Vref而已??
謝謝大家
发表于 2009-4-28 14:22:32 | 显示全部楼层
差不多就这样。可以参考任何sigma-delta 的入门书
 楼主| 发表于 2009-4-28 15:50:38 | 显示全部楼层

輸入信要大時怎麼辦

謝謝回復!
但是這樣我的輸入信要大於0.75*Vref 時怎麼辦?
總不能要求用戶說輸入信號不能很大喔,不然sigma-delta不能用!!!
謝謝大家了!
发表于 2009-4-28 15:53:58 | 显示全部楼层
提高Vref,反正用户也不知道你用具体什么vref
或者scale down input signal
或者用multibit
 楼主| 发表于 2009-4-28 16:15:47 | 显示全部楼层

方法

謝謝你的回答!
再問一個問題,假設我的系統是16-bit(即0~65535輸出)
我的Vin > 0.75Vref時會飽和!
( s0 K. L* i1 D& G6 o" w9 Z不管提高Vref或者scale down input signal,讓我的輸出不會飽和,
但是輸出也只能是0.75*(0~65535)=0~49152 而已!
是這樣嗎?
謝謝你的回答

发表于 2009-4-28 16:36:22 | 显示全部楼层


原帖由 kuohsi 于 2009-4-28 16:15 发表
謝謝你的回答!
再問一個問題,假設我的系統是16-bit(即0~65535輸出)
我的Vin > 0.75Vref時會飽和!
( s0 K. L* i1 D& G6 o" w9 Z不管提高Vref或者scale down input signal,讓我的輸出不會飽和,
但是輸出也只 ...



数字可以做任何scaling

你可以设计100% ref 是 17b digital, ADC  最大input signal 是Vref/2,最后adc 输出是16b LSB
这样都满足喽
 楼主| 发表于 2009-4-28 16:47:47 | 显示全部楼层

vdslafe

謝謝強者vdslafe的幫忙!感激不盡
另外請問vdslafe,您會直流(DC)輸入範疇的sigma-delta ADC嗎?
我想問一些小問題!
謝謝
发表于 2009-4-29 01:19:25 | 显示全部楼层


原帖由 kuohsi 于 2009-4-28 16:47 发表
謝謝強者vdslafe的幫忙!感激不盡
另外請問vdslafe,您會直流(DC)輸入範疇的sigma-delta ADC嗎?
我想問一些小問題!
謝謝



没做过测量直流输入的,,,
发表于 2020-4-16 12:24:38 | 显示全部楼层
vdslafe's answer is good !!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-13 18:46 , Processed in 0.021508 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表