讨论12bit 180M pipeline adc的成功流片经验

fuyibin · 发表于 2013-8-15 19:14:06

回复 30# adcer

真能挖坟，多少年前的帖子
10bit/200M,测试enob 9.5,spur 80dbc以上，1V power supply
仅供参考

adcer · 发表于 2013-8-15 19:27:59

回复 31# fuyibin

楼上这位牛人，记得你当时测到100M以上时开始恶化，后来又改进重流片了？能否说下什么原因？1v电源难道是40nm？

fuyibin · 发表于 2013-8-15 19:36:04

回复 32# adcer

那是因为clk jitter, 我有几年没做这东西了。

bananawolf · 发表于 2013-8-16 02:07:03

这种指标的pipeline，通常放大器可以用io电压，n管输入，输出端以下用core器件，上面用io器件，注意power down 对core管的保护。这样一来速度上去了，同时信号动态范围加大，采用电容明显减少，功耗就下来了。开关全部用core 器件，加大速度。总之有些技巧，知道了就好做，不知道就没法玩了。

adcer · 发表于 2013-8-16 08:27:39

本帖最后由 adcer 于 2013-8-16 08:33 编辑

回复 34# bananawolf

楼上的意思是运放里信号通路中的管子用1.2的，其他用3.3，(假设130nm工艺)，这样增益带宽动态范围都上去了，甚至还能用套筒，挺好，只是开关管如何用core来做呢，不怕烧掉么？请教

bananawolf · 发表于 2013-8-16 08:42:34

开关用core电压

adcer · 发表于 2013-8-16 08:50:00

那是否需要多个gnd level？

bananawolf · 发表于 2013-8-16 09:08:16

本帖最后由 bananawolf 于 2013-8-16 09:16 编辑

可能要用。

ljcfcb · 发表于 2013-8-29 19:08:28

这指标！！！

jojoonc · 发表于 2013-10-30 19:10:44

楼主这个问题很难，做模拟就是要折中考虑

讨论12bit 180M pipeline adc的成功流片经验

站长推荐 /2