设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › CPLDFPGA常用模块与综合系统设计实例精讲程序 ...
1234567下一页
返回列表 发新帖
楼主: sunqf2004

CPLDFPGA常用模块与综合系统设计实例精讲程序

[复制链接]
发表于 2013-5-2 09:14:49 | 显示全部楼层
顶啊~~~~~~~~~~~~~~~~~
回复 支持 反对

使用道具 举报

发表于 2013-5-2 10:50:45 | 显示全部楼层
怪不得这么小，原来就是vhdl代码……
回复 支持 反对

使用道具 举报

et-mac
发表于 2013-5-3 20:40:29 | 显示全部楼层
谢谢分享！
回复 支持 反对

使用道具 举报

hbyu
发表于 2013-5-3 21:08:21 | 显示全部楼层
CPLD上用VHDL多还是Verilog多？
回复 支持 反对

使用道具 举报

发表于 2013-5-6 17:15:45 | 显示全部楼层
回复 1# sunqf2004

多谢了啊!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-8-17 14:41:14 | 显示全部楼层
很不错的资料顶起来~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-8-17 19:47:33 | 显示全部楼层
是verilog，还是vHDL?
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

glena
发表于 2014-3-11 22:22:24 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zzq81
发表于 2014-3-15 19:45:58 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lovencm
发表于 2014-3-17 12:00:37 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-13 02:33 , Processed in 0.022900 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表