设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 13 14 15 161718 19 20 21 ... 38 / 38 页下一页

发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2011-2-25 18:40:38 | 显示全部楼层

好东西啊，谢谢楼主分享

回复支持反对

发表于 2011-2-26 23:11:01 | 显示全部楼层

thank you~~

回复支持反对

发表于 2011-3-13 21:11:05 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-3-13 21:16:38 | 显示全部楼层

回复 1# whil_rin

谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-14 10:05:37 | 显示全部楼层

先看看，谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-14 23:12:48 | 显示全部楼层

謝謝大大的分享~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-15 02:48:17 | 显示全部楼层

I need this....I will tak a look at this. Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-18 11:09:29 | 显示全部楼层

KANKAN!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-24 21:27:46 | 显示全部楼层

先收藏

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-24 21:53:24 | 显示全部楼层

thanks for sharing

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 38 / 38 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-1 12:07 , Processed in 0.020914 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表