在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 68092|回复: 11

PLL频谱上的问题

[复制链接]
发表于 2009-4-8 19:43:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的PLL工作在160MHz,参考时钟是10MHz,带宽大概200Khz。环型振荡器。
在PLL输出时钟的频谱上,可以在170MHz 180MHz。。。处看到一些杂散,这是由于电荷泵非理想产生的。但是在220MHz和260MHz处有两个大而且宽的峰,这两个峰我不能理解。
请高手帮忙分析一下。
MI26_PLL_spec_ana_160MHz1.jpg
发表于 2009-4-9 08:56:47 | 显示全部楼层
那是所谓的参考spur,在所有参考频的倍频都会看到
您可以更窄的loop bandwdith解决它,
注:它只会变小,不会不见...
 楼主| 发表于 2009-4-10 03:42:20 | 显示全部楼层



参考spur是170MHz处那种吧。260MHz的为什么这么宽呢?
发表于 2009-4-12 10:09:14 | 显示全部楼层
是不是抖动成峰呢?jiiter peaking
 楼主| 发表于 2009-4-13 04:37:52 | 显示全部楼层


原帖由 meseasky 于 2009-4-12 10:09 发表
是不是抖动成峰呢?jiiter peaking


师傅,你说的jitter peaking是指由于阻尼因子太小,在相位噪声频谱上出现的峰吗?
这个应该不是,高频处还有很多这样的峰呢。
发表于 2009-4-15 23:37:31 | 显示全部楼层
Hi, is it FFT analysis on the PLL clock output through LeCroy scope? Can you show me how to bring up this analysis through scope?
发表于 2009-4-18 22:35:19 | 显示全部楼层
检查一下测试板或是芯片上其他模块,这些杂散信号不一定来自PLL内部。
发表于 2009-4-19 03:38:47 | 显示全部楼层
感觉上是其他时钟的干扰
发表于 2009-4-19 09:40:33 | 显示全部楼层
做FFT的问题?
发表于 2022-4-28 09:40:02 | 显示全部楼层
您好 想请教一下参考杂散怎么来的,以及如何解决 谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-26 12:37 , Processed in 0.026557 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表